[x]
Вход
Amazon
AMD
ATI
brute force
bruteforce
cloud
CUDA
GPGPU
gpgpu.ru
GPU Gems
Intel
Larrabee
Linpack
MapReduce
MD5 crack
Nexus
NVidia
NVidia 8800
NVidia CUDA
NVidia G200
NVidia GTX280
NVidia Nexus
OpenCL
Parallel Nsight
signal processing
sparse matrices
Stream SDK
VISPL
VMWare
web
ВМиК МГУ
МГУ
Москва
Т-Платформы
Физфак МГУ
бенчмарки
блогосфера
вычисления
конкурсы
курсы
новости сайта
обработка изображений
подбор паролей
поиск
программирование GPU
работа
разное
сортировка
фильтрация трафика
численные методы
Navigation
Cвежие комментарии
-
1 week 6 hours ago
-
1 week 1 day ago
-
1 week 1 day ago
-
1 week 1 day ago
-
1 week 1 day ago
-
1 week 1 day ago
-
1 week 1 day ago
-
1 week 4 days ago
-
3 weeks 3 days ago
-
3 weeks 5 days ago
Новое на форуме
Популярно
- Как начать с самого начала работу с CUDA (33,817)
- Форумы NVidia CUDA: обзор за май (31,807)
- GPGPU и видеокарты AMD (18,180)
- NVidia GTX 280, Tesla T10P (15,756)
- SGEMM на видеокарте и CPU, серия 6 (14,894)
Ну вообще lexa ответил в полне почему сейчас невозможно глобальная синхронизация.
>А зачем Вам управлять этим?
:-) ответ на этот вропрос есть в любой книге по параллельным вычислениям(например Эндрюс Г.Р. основы многопоточного, параллельного и распределенного программирования. глава 3 Блокировки и барьеры).
Ядро может иметь следующие инструкции для опираций над матрицей
И1;
И2;
каждая из них может изменяет матрицу, прочем не так что 1 поток в обоих инструкциях производит операцию над одной ячейкой мартици, а каждый поток в И1 может читать и менять соседа слева, а И2 читать и меняет соседа справа. Таким образом внутри инструкции И1 и И2 по отдедльности конфликтов обращения не будет. Однако если часть потоков завершит И1 и пристуит к И2 возникнут проблемы. В таком случае идельно было бы проставть браьер бежду И1 и И2 в классическом многопоточном программировании. Я решил проблем следующим образом: разделил И1 и И2 в разные ядра(kernals).
ПС я занимаюсь расчет временного поля по заранее известной скоросной 3Д модели (для сейсморазведки).